經過半個多世紀的發展歷程，國內集成電路產業基本形成了技術體系與產業本底的“四梁八柱”。在“打基礎、建體系”之后，集成電路產業還需要解決“補短板、保安全”問題并轉入“加長板、強實力”的新階段。在近期召開的中國集成電路設計創新大會暨IC應用博覽會(ICDIA 2021)期間，記者與來自EDA、IP、通用芯片、汽車電子等領域的企業代表進行了交流。圍繞集成電路產業如何迎難而上攻克“卡點”，后爾摩時代新的技術趨勢將為集成電路產業帶來哪些機遇，多位企業家向記者分享了自己的體會和觀點。

EDA、IP、高端芯片等關鍵環節有待攻克

雖然國內集成電路產業已經初見端倪，但在EDA工具鏈及底層IP、尖端設備、高端芯片等環節，仍存在“卡點”。由于集成電路是一個鏈條長、環節多的產業，芯片產品的研制需要各環節協同配合，一旦對某一環節缺乏“know-how”的技術理解，就等同于削弱了產業的整體實力。因而，對關鍵環節的“久久為功”勢在必行。

EDA產業經過國際巨頭的多輪并購和生態積累，已經形成了CR3(前三名企業行業集中率)超過85%的市場格局。目前，EDA市場缺乏優秀的并購標的，后發企業要實現突破，仍需在“know-how”層面深度鉆研并在客戶生態方面持久滲透。

“EDA企業的看家本領在于對設計深入的理解和軟件算法的質量，如何基于流程化的形式體現客戶的設計理念，以及在技術底層的know-how上構建自己的先進性與特殊性，這種先進性與特殊性是其他企業很難獲取或替代的。除了構建技術壁壘，還要‘滴水穿石’去構建生態壁壘，最開始客戶只給我們觸碰石頭表面的機會，如果技術和服務能力令客戶滿意，客戶才愿意展示更多東西。” 杭州行芯科技有限公司CEO賀青在接受記者采訪時表示。

作為芯片的底層及上游技術，IP對于芯片設計及制造的賦能，將實現對于產業高達600倍的撬動作用。目前，國內產業在底層IP依然滯后于國際先進水平。芯耀輝科技CTO李孟璋向記者表示，IP有兩個維度。在IP的標準上，中國往往比國外慢一代，例如DDR5的IP，國外大廠在用IP4.0，國內還在用3.1。在生產制造上，國內代工產業也與國際領先工藝存在差距。要跨越技術壁壘，不僅需要專業的人才、豐富的經驗、充足的資金，還需要持續的專注力。

“芯片產業是分工合作的產業鏈，我們的IP需要基于芯片制造公司的工藝來開發。因此，解決國內半導體IP的‘卡脖子’問題，就要確保國內支撐芯片設計的上游技術的IP和EDA、芯片設計、生產代工的生態完整性，首先要做的是支持國內代工發展。”李孟璋說。

“IP是提取公因式的環節，能解決很多產業和行業的問題，即使是一個硬骨頭，也必須啃下來。尤其是面向先進工藝的IP，要跟上工藝的迭代速度，我們對每一個先進工藝的節點都第一時間跟進，在工藝成熟的過程中就與代工廠商一起迭代，才有可能幫助客戶實現量產，這是一個非常有挑戰性的過程。” 芯動科技聯合創始人敖鋼向記者指出。

當前，國內集成電路產業在手機SoC、數字電視SoC、CMOS芯片等大宗產品領域已經形成批量供貨能力，在關鍵產品領域實現了一定突破。但CPU、GPU、汽車半導體等高端芯片總體被國外壟斷，本土產業還未實現供應鏈安全并形成供貨能力，自給率較低。

“高性能GPU是復雜的軟硬件系統工程解決方案，我們稱為‘大長金’，也就是難度非常大、周期非常長、投入像吞金獸。” 沐曦集成電路(上海)有限公司CEO陳維良向記者指出，“將硬件、軟件的全套解決方案做起來之后，還要兼容全球的主流生態，否則進入市場是非常困難的。”

GPU主要有兩種分類，一種用于圖形渲染，一種用于計算。陳維良表示，前者是存量市場，后者是增量市場。

“雖然頭部企業也可以快速把增量市場的份額吃下來，但很難完全收入囊中，這也是為什么如今很熱鬧的GPU市場，新入玩家大部分先瞄準計算市場。要切入用于計算的GPU賽道，要做好任務分配、計算和數據搬遷，并切入主流生態。”陳維良說。

汽車半導體具有驗證標準高、驗證周期長的特點，是芯片門檻最高的應用領域之一，也是當前產能缺口最大的芯片品類之一。琪埔維半導體CEO秦嶺向記者指出，汽車半導體行業是一個天道酬勤的行業，過程不乏艱辛，需要潛心深耕。對此，他給出三點建議：一是芯片廠商應未雨綢繆，不打無準備之仗，靈活應對汽車行業的變革趨勢;二是盡量避免芯片設計行業的“良莠不齊”，企業要冷靜下來潛心耕耘，以破繭成蝶;三是芯片人應該專注于技術沉淀，潛心磨芯。

RISC-V、Chiplet等新機遇蓄勢待發

隨著制程微縮的成本和難度指數級上升，摩爾定律腳步放緩，圍繞新材料、新器件、新工藝的后摩爾技術成為半導體器件實現性能提升的重要方向。中國集成電路設計創新聯盟專家組組長時龍興表示，延續摩爾與拓展摩爾“兩手都要抓”。延續摩爾實際是對新材料、新器件、新工藝的突破，拓展摩爾可利用先進封裝等技術，發揮現有產能、用足成熟工藝。

將不同工藝節點的小芯片封裝在一起的Chiplet(芯粒)技術，在提升計算效能的同時，能有效降低芯片設計門檻和周期，是后摩爾技術的重要方向。

芯原股份創始人、董事長兼總裁戴偉民指出，Chiplet為產業帶來了新的機會，推動了IP芯片化、集成異構化、集成異質化和IO增量化。在標準與生態層次上，Chiplet建立了新的可互操作的組件、互連協議和軟件生態系統;在芯片制造與封裝上，增設了多芯片模塊業務，降低了產品迭代周期，可提升晶圓廠和封裝廠的產線利用率;對于半導體IP來說，升級為Chiplet供應商，可提升IP的價值且有效降低芯片客戶的設計成本;對于芯片設計來說，降低了大規模芯片設計的門檻。

Chiplet技術將以往集成在SoC中的軟IP固化為“芯粒”，也對IP設計提出了新的需求。

“Chiplet的IP要求帶寬很大功耗小，還需要IP開放商在先進封裝和先進工藝有所積累，在成熟度和整體解決方案上能有自己的差異化優勢，并不是僅僅提供一個IP接口，而是要提升整個系統的良率并降低系統成本。”芯動科技技術總監高專在接受記者采訪時表示。

RISC-V 是繼X86、Arm、MIIPS之后又一躋身主流市場的CPU架構。基于開源生態的RISC-V使整個產業獲得了以更低成本、更靈活自主的方式實現產品設計的路徑，是后摩爾時代被廣泛看好的新架構之一。

目前，RISC-V處于商業化早期，但國內已有部分企業完成了IP打磨和設計打磨，推出了基于RISC-V的CPU、MCU和DSP等產品，開始了市場化探索。

“DSP在工業控制、消費電子、汽車電子等領域有著廣泛的應用，但基于IP和生態等原因，DSP的主動權一直被國際廠商掌握。RISC-V對于國內集成電路和DSP的細分市場，都是一個突破。2019年至今，我們推動基于RISC-V的DSP產品落地。在這個過程中，也得了消費電子、工業控制等產業鏈的支持和關注。”中科昊芯總經理助理&銷售總監王鎧表示。據悉，中科昊芯已有兩個系列RISC-V DSP芯片量產。

作為一個年輕的指令集，RISC-V要真正在市場化進程中站穩腳跟，還需要在細分領域占有更高的市場份額，并找到提升盈利能力的高端化發展路線。

“RISC-V是‘最年輕’的指令集架構。一個指令級架構從到成長到穩定再到成為市場的主流，都會經歷10年甚至30年的周期。如果RISC-V在某個領域市場占有率超過20%，那么在這個領域就是非常有地位的指令集了。目前RISC-V在智能物聯網產品中已經慢慢被廣泛采用，未來將會使用在更多高端專用和通用產品中。在不久的將來，RISC-V還需要更多標志性的事件，進一步推動產業跨入成熟發展期。” 芯來科技執行總裁彭劍英向記者表示。

關鍵詞： 集成電路 產業發展 新機遇 關鍵環節